 班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) |
|
每期人数限3到5人。 |
| 上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：2020年3月16日 |
| 实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后,授课老师留给学员联系方式,保障培训效果,免费提供课后技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
课程大纲 |
| |
Cadence课程
程目标：
通过该课程的学习，学员应能够对SF&VCS原理以及机制有所了解；对于该系统管理有一个系统的了解和把握，掌握基本的分析步骤和方法以及相应的工具。
课程大纲：
主题 |
内容 |
Cadence-ORCAD-Capture-CIS环境介绍及原理图库的建立 |
创建工程，创建元件库
分裂元件的制作方法，加入元件库(练习) |
Cadence-ORCAD-Capture-CIS原理图绘制
|
放置元件，同一个页面内建立电气互连
总线的使用方法，对原理图中对象的基本操作，
如何添加footprint属性，生成网表（练习) |
Cadence-allegro封装库的架构介绍与建立封装库
|
Allegro-PCB界面的介绍
Allegro-PCB 封装设计理念
Allegro-PCB SMD与DIP封装的建立
(练习) |
Cadence –allegro设计界面的设置与基本操作 |
Allegro-PCB 基本操作
(练习) |
Cadence –allegro高级操作
|
Allegro-PCB 规则管理器介绍
(练习) |
Cadence –allegro样例操作1 |
网口、USB的设计规则、操作与分析
(练习) |
Cadence –allegro样例操作2 |
DDR3的设计规则、操作与分析
(练习) |
Cadence –allegro工程文件的输出 |
设计文件的输出规范
(练习)
Cadence后仿真信号完整性介绍
|
|
首页 课程表 在线聊 报名 讲师 品牌 QQ聊 活动 就业