 班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) |
|
每期人数限3到5人。 |
| 上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：2019年1月26日 |
| 实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后,授课老师留给学员联系方式,保障培训效果,免费提供课后技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
课程大纲 |
| |
模块一 FPGA设计流程
FPGA设计流程课程主要介绍FPGA工艺结构、特点及FPGA芯片选型策略、原则；
掌握FPGA设计从RTL设计、功能仿真、综合等，直到在FPGA开发板上进行下载验证的设计流程；
使学员掌握FPGA设计流程，对FPGA设计有一个宏观认识。
模块二 Verilog HDL 基础知识
Verilog HDL 基础知识课程主要让学员掌握Verilog HDL的基本语法，能够进行较简单的RTL设计，同时，建立HDL中逻辑运算符及RTL设计与电路实体的对应关系，深刻理解存储器工作原理及其设计方法，及三态端口控制、双向控制等，为后面的高级编程打好基础。
模块三 FPGA开发环境
FPGA开发环境主要学习FPGA开发工具的使用：Modelsim、Debussy仿真调试工具、Synplify pro综合工具及FPGA开发系统Quartus的使用方法及技巧，且在Quartus中集成调用Modelsim、Synplify等工具的方法；
完成RTL设计的基础上，完整进行FPGA设计所有流程，掌握FPGA开发板下载、调试的方法和技巧。
|
首页 课程表 在线聊 报名 讲师 品牌 QQ聊 活动 就业