1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、培训结束后,授课老师留给学员联系方式,保障培训效果,免费提供课后技术支持。
        3、培训合格学员可享受免费推荐就业机会。

模块一 FPGA设计原则与技巧
FPGA设计原则与技巧课程主要讲授FPGA设计的一些原则(面积与速度平衡互换原则、硬件可实现原则及同步设计原则、低功耗设计原则等)及操作技巧(乒乓操作、串并转换、流水线操作及数据同步等)，使学员能够将这些原则及技巧应用到实际工程开发中；
本章将讲述加法器、乘法器、乘累加器、减法器及除法器在工程应用中的设计方法，在此基础上让学员完成常系数FIR滤波器设计；还要求学员掌握使用基于IP核的设计方法和流程。
模块二 Verilog高级编码
Verilog高级编码课程主要讲授Verilog HDL流水线设计、同步状态机设计及系统函数、任务调用等高级编码知识，通过序列检测器、EEPROM读写器,SPI及RISC CPU等由易至难的实验安排；
强化RTL设计与电路实体的对应关系，及针对FPGA器件的代码优化，使学员逐步掌握独立完成复杂逻辑设计的能力。
这部分实验不仅仅是照抄教材的代码，而是通过训练使学生从项目的角度考虑问题，自行设计完成，可大幅提升学员自我思考的能力。
模块三 系统时序分析及处理系统时序分析及处理
课程旨在让学员充分理解时序分析理论，能够解决在项目开发中所遇到的时序问题；且能够对跨时钟设计做出合理处理；能够精通时序分析工具的使用，使其能够设计出满足时序要求的逻辑电路。
模块四 FPGA设计常用IP模块使用
FPGA设计常用IP模块使用课程主要内容为FPGA设计中常用IP模块的使用(单/双口RAM、DPRAM、FIFO、ROM及串行收发器等)的讲授，使学员在充分理解其结构及工作原理、时序的基础上，能够在实际工程开发中精通其使用。
模块五 新型FPGA设计工具使用
新型FPGA设计工具使用课程主要讲授FPGA基于MATLAB、Simulink、DSP Builder等新型设计、验证工具的设计方法及技巧，使学员能够利用这些新型开发工具更好地完成FPGA设计。